Der v0.5-Entwurf der Peripheral Component Interconnect Express (PCIe)-Spezifikation der achten Generation wurde früher als geplant vorgestellt, während die offizielle Fertigstellung des vollständigen Standards weiterhin für 2028 geplant ist.
PCIe-Verbindungen dienen als wichtige Kanäle für die Verbindung von Hochgeschwindigkeits-Peripheriehardware mit Hostsystemen. Derzeit sind Consumer- und Industrieprodukte mit PCIe 4.0- und 5.0-Komponenten wie SSDs im Handel erhältlich, während sich PCIe 6.0-Hardware noch in der Entwicklung befindet. Die endgültige Spezifikation von PCIe 7.0 wurde veröffentlicht und die Iteration von PCIe 8.0 ist aktiv im Gange.
Vollduplex-Geschwindigkeiten pro Spur
Aufgrund immer komplexerer IT-Workloads und der Nachfrage der Benutzer nach schnellerer Datenverarbeitung verbessern verschiedene Computerarchitekturen, darunter x86, GPU, ARM und RISC-V, die Rechenleistung kontinuierlich. Für die Leistungssteigerung sind Rechenchips erforderlich, um eine schnellere Dateneingabe und -ausgabe zu ermöglichen. Dementsprechend müssen Peripheriegeräte die Betriebseffizienz steigern, und die Verbindungsverbindungen, die diese Peripheriegeräte verbinden, müssen auch die Übertragungsgeschwindigkeit erhöhen, um mithalten zu können.
Traditionell fungiert PCIe als Verbindungsmedium zwischen CPUs und GPUs. Dennoch benötigen moderne Hochleistungs-GPUs eine höhere Verbindungsbandbreite, was Hersteller dazu veranlasst, dedizierte Verbindungstechnologien wie Nvidias NVLink einzuführen. Als gängiger Verbindungsstandard für CPUs mit x86-Architektur muss PCIe ständig iterieren, um der Leistungsverbesserung aufeinanderfolgender CPU-Generationen gerecht zu werden.
Um dem steigenden Datenfluss innerhalb von Computersystemen gerecht zu werden, verdoppelt jede neue PCIe-Generation die Übertragungsgeschwindigkeit im Vergleich zur Vorgängergeneration.
Eine vollständige PCIe-Verbindung besteht aus mehreren parallelen Lanes, wobei die Bandbreite jeder Lane für jede Generation erhöht wird. PCIe 8.0 soll eine Signalrate von 256 GT/s pro Lane erreichen, doppelt so viel wie die 128 GT/s von PCIe 7.0. Ein spezielles Diagramm veranschaulicht intuitiv den erheblichen Geschwindigkeitssprung, der durch Generationswechsel entsteht.
Der v0.5-Entwurf dient als formelle erste Ausgabe des Standards und integriert Optimierungsfeedback, das von PCI-SIG-Mitgliedern nach der Veröffentlichung des 0.3-Entwurfs im September 2025 eingereicht wurde. Die Organisation gibt an, dass die PCIe 8.0-Spezifikation darauf ausgelegt ist, hohe Bandbreite und niedrige Latenz für datenintensive Branchen bereitzustellen, die künstliche Intelligenz, Rechenzentren, Hochgeschwindigkeitsnetzwerke, Edge-Computing und Quantencomputing abdecken.
Die zentralen Entwicklungsziele des PCIe-Standards der achten Generation sind wie folgt definiert:
-
Erreichen Sie eine Rohbitrate von 256,0 GT/s mit einem bidirektionalen Durchsatz von bis zu 1,0 TB/s unter der x16-Kanalkonfiguration
-
Führen Sie Forschung und Bewertung zu innovativen Verbindungstechnologien durch
-
Erfüllen Sie voreingestellte Standards für Latenz, Forward Error Correction (FEC) und Betriebszuverlässigkeit
-
Behalten Sie die Abwärtskompatibilität mit allen vorherigen PCIe-Generationen bei
-
Optimieren Sie die Übertragungsbandbreite durch Protokolliteration und -verbesserung
-
Setzen Sie vielfältige technische Mittel ein, um den Stromverbrauch zu senken
Es wird erwartet, dass ab 2030 Geräte für den Massenmarkt auf den Markt kommen, die PCIe 8.0 unterstützen. Darüber hinaus hat die Branche im Vorfeld ihrer offiziellen Entwicklungs-Roadmap informelle Diskussionen zu PCIe 9.0 eingeleitet. Die nächste Generation soll die Single-Lane-Übertragungsgeschwindigkeit auf 512 GT/s verdoppeln. Der Spezifikationsentwurf soll 2031 veröffentlicht werden. Die optische Übertragungstechnologie wird in der neuen Version voraussichtlich eine entscheidende Rolle spielen.
Mit über 1.000 institutionellen Mitgliedern spiegelt PCI-SIG die umfassende Anwendung des PCIe-Verbindungsstandards wider. Registrierte Mitglieder können über den Causeway-Mitgliederarbeitsbereich auf den PCIe 8.0 v0.5-Entwurf zugreifen. Andere qualifizierte Unternehmen und Institutionen können dem offiziellen Link folgen, um die Registrierung als PCI-SIG-Mitgliedschaft abzuschließen.
Peking Qianxing Jietong Technology Co., Ltd.
Sandy Yang/Global Strategy Director
WhatsApp / WeChat: +86 13426366826
E-Mail: yangyd@qianxingdata.com
Website: www.qianxingdata.com/www.storagesserver.com
Geschäftsschwerpunkt:
IKT-Produktvertrieb/Systemintegration und -dienste/Infrastrukturlösungen
Mit mehr als 20 Jahren Erfahrung im IT-Vertrieb arbeiten wir mit führenden globalen Marken zusammen, um zuverlässige Produkte und professionelle Dienstleistungen zu liefern.
„Mit Technologie eine intelligente Welt aufbauen“ Ihr vertrauenswürdiger IKT-Produktdienstleister!
Ihre Nachricht muss zwischen 20 und 3.000 Zeichen enthalten!
German
